Interrupt costs in embedded system with short latency hardware accelerators

    Tutkimustuotos: Artikkeli kirjassa/raportissa/konferenssijulkaisussaKonferenssiartikkeliTieteellinenvertaisarvioitu

    7 Sitaatiot (Scopus)

    Abstrakti

    This paper presents a methodology for analyzing the impact of short latency hardware accelerators on a typical embedded system. We show that hardware accelerator granularity has a direct effect on the system performance in terms of cache misses, execution time and thus energy consumption.
    AlkuperäiskieliEi tiedossa
    Otsikko15th Annual IEEE International Conference and Workshop on the Engineering of Computer Based Systems, Proceedings
    Toimittajat Bustard, W. David, Sterritt, Roy
    KustantajaInternational conference and workshops on engineering of computer-based systems
    Sivut317–325
    Sivumäärä9
    ISBN (painettu)978-0-7695-3141-0
    DOI - pysyväislinkit
    TilaJulkaistu - 2008
    OKM-julkaisutyyppiA4 Artikkeli konferenssijulkaisuussa
    Tapahtumaconference -
    Kesto: 1 tammikuuta 2010 → …

    Konferenssi

    Konferenssiconference
    Ajanjakso01/01/10 → …

    Viittausmuodot